Desarrollo y evaluación de arquitecturas lógicas basadas en Nanopipeline.
El potencial de la lógica dinámica, con sus fases de precarga y evaluación es una solución muy estudiada y aplicada, para implementar pipeline sin elementos de memoria usando un esquema de reloj de múltiples fases solapadas (superpipeline). Se sabe que se han desarrollado distintas variantes de este...
| Autor: | |
|---|---|
| Tipo de recurso: | tesis doctoral |
| Estado: | Versión publicada |
| Fecha de publicación: | 2018 |
| País: | España |
| Institución: | Universidad de Sevilla (US) |
| Repositorio: | idUS. Depósito de Investigación de la Universidad de Sevilla |
| OAI Identifier: | oai:idus.us.es:11441/77640 |
| Acceso en línea: | https://hdl.handle.net/11441/77640 |
| Access Level: | acceso abierto |
| id |
ES_d5d2fc5eadebedf58db9dd358ef7a6f0 |
|---|---|
| oai_identifier_str |
oai:idus.us.es:11441/77640 |
| network_acronym_str |
ES |
| network_name_str |
España |
| repository_id_str |
|
| spelling |
Desarrollo y evaluación de arquitecturas lógicas basadas en Nanopipeline.Quintero Álvarez, Héctor JavierEl potencial de la lógica dinámica, con sus fases de precarga y evaluación es una solución muy estudiada y aplicada, para implementar pipeline sin elementos de memoria usando un esquema de reloj de múltiples fases solapadas (superpipeline). Se sabe que se han desarrollado distintas variantes de este superpipeline y aplicado en entornos y productos comerciales Sin embargo, el escalado tecnológico y las altas frecuencias en las que se trabaja actualmente han aumentado los principales problemas asociados a este estilo lógico. En primer lugar, en las tecnologías DSM, el diseño de puertas dinámicas robustas y rápidas se ha convertido en una tarea difícil debido al gran incremento de las corrientes de fuga y sub-umbrales, los acoplos de señal, las fluctuaciones de potencia y la variabilidad. En segundo lugar, se trata de dificultades relacionadas con la interconexión de puertas para formar redes lógicas, como su carácter no inversor o la problemática del diseño con un nivel de puertas por fase (nano-pipelines) con dos fases de reloj. El trabajo realizado en el marco de esta Tesis Doctoral tiene como objetivo general estudiar en profundidad la problemática de los nanopipelines y explorar soluciones a nivel arquitectural y a nivel eléctrico para la realización de unidades funcionales aritmético-lógicas competitivas en aplicaciones de altas prestaciones en tecnologías DSM. Las principales aportaciones y resultados obtenidos son: Desarrollo y validación experimental de una nueva topología de puerta dinámica DOE. Presenta ventajas, en términos de compromisos entre la velocidad y tolerancia al ruido, con respecto a la solución convencional Dominó. Para una misma tolerancia al ruido razonable, el retraso de una NOR con un fan_in alto Dominó es un 77% en 32nm y un 95% en 16nm superior al de DOE. Evaluación de superpipelines Dominó con distinta profundidad lógica. Los resultados obtenidos muestran que estas arquitecturas se benefician de aplicar un pipeline muy fino. La comparación de sumadores Kogge Stone en una tecnología DSM, usando tres puertas por fase de reloj y una puerta por fase (nanopipeline), muestra cómo está última puede operar un 50% más rápido con similar energía por operación, incrementar la fortaleza del keeper un 60% sin degradar la velocidad, ni la energía, o reducir un 25% el consumo sin degradar velocidad ni tolerancia al ruido, entre otros compromisos de diseño. Análisis de la operación de arquitecturas nanopipelines Dominó y DOE. La topología DOE presenta ventajas respecto a Dominó debido a su carácter inversor. Los nanopipelines DOE son más robustos frente a variaciones de parámetros de dispositivos y de operación y a no idealidades del reloj. Se simplifica considerable del esfuerzo de diseño de estas arquitecturas para operación con dos fases de reloj. Validación experimental de nanopipelines DOE.Avedillo de Juan, María JoséNúñez Martínez, JuanElectrónica y Electromagnetismo2018info:eu-repo/semantics/doctoralThesisinfo:eu-repo/semantics/publishedVersionapplication/pdfapplication/pdfhttps://hdl.handle.net/11441/77640reponame:idUS. Depósito de Investigación de la Universidad de Sevillainstname:Universidad de Sevilla (US)Españolinfo:eu-repo/semantics/openAccessoai:idus.us.es:11441/776402026-06-17T12:51:07Z |
| dc.title.none.fl_str_mv |
Desarrollo y evaluación de arquitecturas lógicas basadas en Nanopipeline. |
| title |
Desarrollo y evaluación de arquitecturas lógicas basadas en Nanopipeline. |
| spellingShingle |
Desarrollo y evaluación de arquitecturas lógicas basadas en Nanopipeline. Quintero Álvarez, Héctor Javier |
| title_short |
Desarrollo y evaluación de arquitecturas lógicas basadas en Nanopipeline. |
| title_full |
Desarrollo y evaluación de arquitecturas lógicas basadas en Nanopipeline. |
| title_fullStr |
Desarrollo y evaluación de arquitecturas lógicas basadas en Nanopipeline. |
| title_full_unstemmed |
Desarrollo y evaluación de arquitecturas lógicas basadas en Nanopipeline. |
| title_sort |
Desarrollo y evaluación de arquitecturas lógicas basadas en Nanopipeline. |
| dc.creator.none.fl_str_mv |
Quintero Álvarez, Héctor Javier |
| author |
Quintero Álvarez, Héctor Javier |
| author_facet |
Quintero Álvarez, Héctor Javier |
| author_role |
author |
| dc.contributor.none.fl_str_mv |
Avedillo de Juan, María José Núñez Martínez, Juan Electrónica y Electromagnetismo |
| description |
El potencial de la lógica dinámica, con sus fases de precarga y evaluación es una solución muy estudiada y aplicada, para implementar pipeline sin elementos de memoria usando un esquema de reloj de múltiples fases solapadas (superpipeline). Se sabe que se han desarrollado distintas variantes de este superpipeline y aplicado en entornos y productos comerciales Sin embargo, el escalado tecnológico y las altas frecuencias en las que se trabaja actualmente han aumentado los principales problemas asociados a este estilo lógico. En primer lugar, en las tecnologías DSM, el diseño de puertas dinámicas robustas y rápidas se ha convertido en una tarea difícil debido al gran incremento de las corrientes de fuga y sub-umbrales, los acoplos de señal, las fluctuaciones de potencia y la variabilidad. En segundo lugar, se trata de dificultades relacionadas con la interconexión de puertas para formar redes lógicas, como su carácter no inversor o la problemática del diseño con un nivel de puertas por fase (nano-pipelines) con dos fases de reloj. El trabajo realizado en el marco de esta Tesis Doctoral tiene como objetivo general estudiar en profundidad la problemática de los nanopipelines y explorar soluciones a nivel arquitectural y a nivel eléctrico para la realización de unidades funcionales aritmético-lógicas competitivas en aplicaciones de altas prestaciones en tecnologías DSM. Las principales aportaciones y resultados obtenidos son: Desarrollo y validación experimental de una nueva topología de puerta dinámica DOE. Presenta ventajas, en términos de compromisos entre la velocidad y tolerancia al ruido, con respecto a la solución convencional Dominó. Para una misma tolerancia al ruido razonable, el retraso de una NOR con un fan_in alto Dominó es un 77% en 32nm y un 95% en 16nm superior al de DOE. Evaluación de superpipelines Dominó con distinta profundidad lógica. Los resultados obtenidos muestran que estas arquitecturas se benefician de aplicar un pipeline muy fino. La comparación de sumadores Kogge Stone en una tecnología DSM, usando tres puertas por fase de reloj y una puerta por fase (nanopipeline), muestra cómo está última puede operar un 50% más rápido con similar energía por operación, incrementar la fortaleza del keeper un 60% sin degradar la velocidad, ni la energía, o reducir un 25% el consumo sin degradar velocidad ni tolerancia al ruido, entre otros compromisos de diseño. Análisis de la operación de arquitecturas nanopipelines Dominó y DOE. La topología DOE presenta ventajas respecto a Dominó debido a su carácter inversor. Los nanopipelines DOE son más robustos frente a variaciones de parámetros de dispositivos y de operación y a no idealidades del reloj. Se simplifica considerable del esfuerzo de diseño de estas arquitecturas para operación con dos fases de reloj. Validación experimental de nanopipelines DOE. |
| publishDate |
2018 |
| dc.date.none.fl_str_mv |
2018 |
| dc.type.none.fl_str_mv |
info:eu-repo/semantics/doctoralThesis info:eu-repo/semantics/publishedVersion |
| format |
doctoralThesis |
| status_str |
publishedVersion |
| dc.identifier.none.fl_str_mv |
https://hdl.handle.net/11441/77640 |
| url |
https://hdl.handle.net/11441/77640 |
| dc.language.none.fl_str_mv |
Español |
| language_invalid_str_mv |
Español |
| dc.rights.none.fl_str_mv |
info:eu-repo/semantics/openAccess |
| eu_rights_str_mv |
openAccess |
| dc.format.none.fl_str_mv |
application/pdf application/pdf |
| dc.source.none.fl_str_mv |
reponame:idUS. Depósito de Investigación de la Universidad de Sevilla instname:Universidad de Sevilla (US) |
| instname_str |
Universidad de Sevilla (US) |
| reponame_str |
idUS. Depósito de Investigación de la Universidad de Sevilla |
| collection |
idUS. Depósito de Investigación de la Universidad de Sevilla |
| repository.name.fl_str_mv |
|
| repository.mail.fl_str_mv |
|
| _version_ |
1869420759789600768 |
| score |
15,228081 |