Resilient training of neural network classifiers with approximate computing techniques for a hardware-optimized implementation

À medida em que aplicações de Aprendizado de Máquinas aumentam drasticamente sua demanda por implementações otimizadas, tanto em ambientes embarcadas quanto em plataformas de processamento paralelo de alto desempenho, a indústria e a comunidade de pesquisa têm respondido com diferentes propostas par...

Full description

Bibliographic Details
Author: Vitor Angelo Maria Ferreira Torres
Format: doctoral thesis
Status:Published version
Publication Date:2019
Country:Brasil
Institution:Universidade Federal de Minas Gerais (UFMG)
Repository:Repositório Institucional da UFMG
Language:English
OAI Identifier:oai:repositorio.ufmg.br:1843/32399
Online Access:http://hdl.handle.net/1843/32399
Access Level:Open access
Keyword:Approximate computing
Artificial neural networks
Hardware implementation
Engenharia elétrica
Redes neurais (Computação)
Computação aproximativa
id BR_1ac6dd9edad3aaf2102c68bce99bb16a
oai_identifier_str oai:repositorio.ufmg.br:1843/32399
network_acronym_str BR
network_name_str Brasil
repository_id_str
dc.title.none.fl_str_mv Resilient training of neural network classifiers with approximate computing techniques for a hardware-optimized implementation
title Resilient training of neural network classifiers with approximate computing techniques for a hardware-optimized implementation
spellingShingle Resilient training of neural network classifiers with approximate computing techniques for a hardware-optimized implementation
Vitor Angelo Maria Ferreira Torres
Approximate computing
Artificial neural networks
Hardware implementation
Engenharia elétrica
Redes neurais (Computação)
Computação aproximativa
title_short Resilient training of neural network classifiers with approximate computing techniques for a hardware-optimized implementation
title_full Resilient training of neural network classifiers with approximate computing techniques for a hardware-optimized implementation
title_fullStr Resilient training of neural network classifiers with approximate computing techniques for a hardware-optimized implementation
title_full_unstemmed Resilient training of neural network classifiers with approximate computing techniques for a hardware-optimized implementation
title_sort Resilient training of neural network classifiers with approximate computing techniques for a hardware-optimized implementation
dc.creator.none.fl_str_mv Vitor Angelo Maria Ferreira Torres
author Vitor Angelo Maria Ferreira Torres
author_facet Vitor Angelo Maria Ferreira Torres
author_role author
dc.contributor.none.fl_str_mv Frank Sill Torres
http://lattes.cnpq.br/6435692548198017
Antônio de Pádua Braga
Cristiano Leite de Castro
José Augusto Miranda Nacif
Luiz Carlos Bambirra Torres
dc.subject.por.fl_str_mv Approximate computing
Artificial neural networks
Hardware implementation
Engenharia elétrica
Redes neurais (Computação)
Computação aproximativa
topic Approximate computing
Artificial neural networks
Hardware implementation
Engenharia elétrica
Redes neurais (Computação)
Computação aproximativa
description À medida em que aplicações de Aprendizado de Máquinas aumentam drasticamente sua demanda por implementações otimizadas, tanto em ambientes embarcadas quanto em plataformas de processamento paralelo de alto desempenho, a indústria e a comunidade de pesquisa têm respondido com diferentes propostas para prover as soluções requeridas. Esse trabalho apresenta aproximações em operações aritméticas e funções matemáticas que, associadas a métodos adaptativos para treinamento de Redes Neurais Artificiais e um mecanismo automático de ajuste de precisão, proporcionam implementações confiáveis e eficientes de classificadores, sem a dependência de algumas operações com maior precisão ou métodos complexos de arredondamento, que são frequentemente propostos somente com conjuntos de treinamento redundantes e grandes redes. Essa pesquisa investiga conceitos de Computação Aproximativa que simplificam o projeto de aceleradores para o treinamento de classificadores implementados em hardware com Circuitos Integrados de Aplicação Específica ou Field Programmable Gate Arrays (FPGA). O objetivo não era encontrar as simplificações ótimas para cada problema mas construir um método, baseado em tecnologia atualmente disponível, que possa ser usado de forma tão confiável quanto um implementado com operações precisas e métodos de treinamento padrão. A redução do número de bits no formato de Ponto Flutuante (PF) de 32 para 16 tem efeito imediato na divisão pela metade dos requisitos de memória e é uma técnica comumente usada. Por não utilizar parcialmente operações precisas e propor outras modificações no menor formato, essa tese reduz a complexidade de implementação da emulação de PF em software por 53%. Operações de exponenciação e divisão pela raiz quadrada também são simplificadas, sem requerer Look-Up Tables e com interpolação implícita. Uma migração preliminar do projeto para uma FPGA confirmou que as otimizações de área também são relevantes nesse ambiente, mesmo quando comparadas com outra implementação otimizada que não provê o mecanismo para adaptação da faixa de representação do PF. Uma redução de recursos lógicos de 64% é obtida quando comparada com soluções parciais (mixed-precision).
publishDate 2019
dc.date.none.fl_str_mv 2019-12-16
2020-02-07T17:38:26Z
2020-02-07T17:38:26Z
dc.type.status.fl_str_mv info:eu-repo/semantics/publishedVersion
dc.type.driver.fl_str_mv info:eu-repo/semantics/doctoralThesis
format doctoralThesis
status_str publishedVersion
dc.identifier.uri.fl_str_mv http://hdl.handle.net/1843/32399
url http://hdl.handle.net/1843/32399
dc.language.iso.fl_str_mv eng
language eng
dc.rights.driver.fl_str_mv http://creativecommons.org/licenses/by-nc-nd/3.0/pt/
info:eu-repo/semantics/openAccess
rights_invalid_str_mv http://creativecommons.org/licenses/by-nc-nd/3.0/pt/
eu_rights_str_mv openAccess
dc.format.none.fl_str_mv application/pdf
dc.publisher.none.fl_str_mv Universidade Federal de Minas Gerais
Brasil
ENG - DEPARTAMENTO DE ENGENHARIA ELETRÔNICA
Programa de Pós-Graduação em Engenharia Elétrica
UFMG
publisher.none.fl_str_mv Universidade Federal de Minas Gerais
Brasil
ENG - DEPARTAMENTO DE ENGENHARIA ELETRÔNICA
Programa de Pós-Graduação em Engenharia Elétrica
UFMG
dc.source.none.fl_str_mv reponame:Repositório Institucional da UFMG
instname:Universidade Federal de Minas Gerais (UFMG)
instacron:UFMG
instname_str Universidade Federal de Minas Gerais (UFMG)
instacron_str UFMG
institution UFMG
reponame_str Repositório Institucional da UFMG
collection Repositório Institucional da UFMG
repository.name.fl_str_mv Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)
repository.mail.fl_str_mv repositorio@ufmg.br
_version_ 1853663105644494848
spelling Resilient training of neural network classifiers with approximate computing techniques for a hardware-optimized implementationApproximate computingArtificial neural networksHardware implementationEngenharia elétricaRedes neurais (Computação)Computação aproximativaÀ medida em que aplicações de Aprendizado de Máquinas aumentam drasticamente sua demanda por implementações otimizadas, tanto em ambientes embarcadas quanto em plataformas de processamento paralelo de alto desempenho, a indústria e a comunidade de pesquisa têm respondido com diferentes propostas para prover as soluções requeridas. Esse trabalho apresenta aproximações em operações aritméticas e funções matemáticas que, associadas a métodos adaptativos para treinamento de Redes Neurais Artificiais e um mecanismo automático de ajuste de precisão, proporcionam implementações confiáveis e eficientes de classificadores, sem a dependência de algumas operações com maior precisão ou métodos complexos de arredondamento, que são frequentemente propostos somente com conjuntos de treinamento redundantes e grandes redes. Essa pesquisa investiga conceitos de Computação Aproximativa que simplificam o projeto de aceleradores para o treinamento de classificadores implementados em hardware com Circuitos Integrados de Aplicação Específica ou Field Programmable Gate Arrays (FPGA). O objetivo não era encontrar as simplificações ótimas para cada problema mas construir um método, baseado em tecnologia atualmente disponível, que possa ser usado de forma tão confiável quanto um implementado com operações precisas e métodos de treinamento padrão. A redução do número de bits no formato de Ponto Flutuante (PF) de 32 para 16 tem efeito imediato na divisão pela metade dos requisitos de memória e é uma técnica comumente usada. Por não utilizar parcialmente operações precisas e propor outras modificações no menor formato, essa tese reduz a complexidade de implementação da emulação de PF em software por 53%. Operações de exponenciação e divisão pela raiz quadrada também são simplificadas, sem requerer Look-Up Tables e com interpolação implícita. Uma migração preliminar do projeto para uma FPGA confirmou que as otimizações de área também são relevantes nesse ambiente, mesmo quando comparadas com outra implementação otimizada que não provê o mecanismo para adaptação da faixa de representação do PF. Uma redução de recursos lógicos de 64% é obtida quando comparada com soluções parciais (mixed-precision).As Machine Learning applications drastically increase their demand for optimized implementations, both in embedded environments and in high-end parallel processing platforms, the industry and research community have been responding with different approaches to provide the required solutions. This work presents approximations to arithmetic operations and mathematical functions that, associated with adaptive Artificial Neural Networks training methods and an automatic precision adjustment mechanism, provide reliable and efficient implementations of classifiers, without depending on mixed operations with higher precision or complex rounding methods that are commonly proposed only with highly redundant datasets and large networks. This research investigates Approximate Computing concepts that simplify the design of classifier training accelerators based on hardware with Application Specific Integrated Circuits or Field Programmable Gate Arrays (FPGAs). The goal was not to find the optimal simplifications for each problem but to build a method, based on currently available technology, that can be used as reliably as one implemented with precise operations and standard training algorithms. Reducing the number of bits in the Floating Point (FP) format from 32 to 16 has an immediate effect of dividing by half the memory requirements and is a commonly used technique. By not using mixed precision and performing further simplifications to the smaller format, this thesis reduces the implementation complexity of the FP software emulation by 53%. Exponentiation and division by square root operations are also simplified, without requiring Look-Up Tables and with implicit interpolation. A preliminary migration of the design to an FPGA has confirmed that the area optimizations are also relevant in this environment, even when compared to other optimized implementation which lack the mechanism to adapt the FP representation range. A logical resource reduction of 64% is achieved when compared to mixed-precision approaches.CNPq - Conselho Nacional de Desenvolvimento Científico e TecnológicoUniversidade Federal de Minas GeraisBrasilENG - DEPARTAMENTO DE ENGENHARIA ELETRÔNICAPrograma de Pós-Graduação em Engenharia ElétricaUFMGFrank Sill Torreshttp://lattes.cnpq.br/6435692548198017Antônio de Pádua BragaCristiano Leite de CastroJosé Augusto Miranda NacifLuiz Carlos Bambirra Torres2020-02-07T17:38:26Z2020-02-07T17:38:26Z2019-12-16info:eu-repo/semantics/publishedVersioninfo:eu-repo/semantics/doctoralThesisapplication/pdfhttp://hdl.handle.net/1843/32399enghttp://creativecommons.org/licenses/by-nc-nd/3.0/pt/info:eu-repo/semantics/openAccessreponame:Repositório Institucional da UFMGinstname:Universidade Federal de Minas Gerais (UFMG)instacron:UFMGVitor Angelo Maria Ferreira Torres2020-02-08T06:42:32Zoai:repositorio.ufmg.br:1843/32399Repositório InstitucionalPUBhttps://repositorio.ufmg.br/oairepositorio@ufmg.bropendoar:2020-02-08T06:42:32Repositório Institucional da UFMG - Universidade Federal de Minas Gerais (UFMG)false
score 15,198674

Similar Items