Adaptive low power receiver combining ADC resolution and digital baseband for wireless sensors networks based in IEEE 802.15.4 standard
Com o aumento das aplicações e dispositivos para Internet das Coisas, muitos esforços para reduzir potência dissipada nos transceptores foram investidos. A maioria deles, entretanto, focam individualmente no rádio, nos conversores analógicos para digital e viceversa, e na arquitetura de banda base d...
| Author: | |
|---|---|
| Format: | master thesis |
| Status: | Published version |
| Publication Date: | 2015 |
| Country: | Brasil |
| Institution: | Universidade Federal do Rio Grande do Sul (UFRGS) |
| Repository: | Biblioteca Digital de Teses e Dissertações da UFRGS |
| Language: | English |
| OAI Identifier: | oai:www.lume.ufrgs.br:10183/142125 |
| Online Access: | http://hdl.handle.net/10183/142125 |
| Access Level: | Open access |
| Keyword: | Microeletrônica Sensoriamento remoto IEEE 802.15.4 Wireless sensor network ZigBee Sigma-delta ADC Digital baseband transceiver |
| Summary: | Com o aumento das aplicações e dispositivos para Internet das Coisas, muitos esforços para reduzir potência dissipada nos transceptores foram investidos. A maioria deles, entretanto, focam individualmente no rádio, nos conversores analógicos para digital e viceversa, e na arquitetura de banda base digital. Como consequência, há pouca margem para melhorias na potência dissipada nestes blocos isolados que compense o enorme esforço. Portanto, este trabalho propõe uma arquitetura adaptativa a nível de sistema focando em reduzir o consumo no conversor analógico para digital e no receptor digital. Ele utiliza um algoritmo robusto para o receptor banda base digital, um conversor analógico para digital topologia Sigma-Delta e um bloco de controle realimentado conforme a relação sinal ruído medida do pacote recebido. O sistema foi projetado para o protocolo IEEE 802.15.4. Para validação do sistema e estimar a potência consumida foi feito um modelo de sistema utilizando a ferramenta Matlab, uma descrição do hardware em linguagem Verilog e uma síntese lógica utilizando o processo da X-FAB XC018. As simulações mostram uma redução na potência consumida pelo sistema de até 13% e ainda atingindo os requisitos do protocolo. Os resultados deste trabalho foram publicados na conferência internacional em tecnologia de instrumentação e medidas de 2014 realizada na cidade de Montevidéu no Uruguai. |
|---|